65岁女一个月能几次

<acronym id="aweuq"><center id="aweuq"></center></acronym>
<sup id="aweuq"><center id="aweuq"></center></sup>
<acronym id="aweuq"><center id="aweuq"></center></acronym>

當前位置:聯邦科技 >> 技術支持 >> ARM單芯片系統EP7209功能特征及其嵌入式應用

ARM單芯片系統EP7209功能特征及其嵌入式應用

  一、功能框圖及功能塊描述

EP7209是世界上第一片既支持流行的MP3標準,也支持諸如Microsoft Audio等快速涌現的互聯網音頻壓縮標準的數字音頻解碼器片上系統。
圖1是EP7209的功能框圖。由圖1可知EP7209含有如下功能塊。
  基于ARM核的音頻解碼器單芯片系統1
 。1)ARM720T處理器含有如下功能子塊:
 、 ARM7TDMI CPU核。該CPU核支持Thumb指令集、核調試、增強的乘法器、JTAG以及嵌入式ICE。它的時鐘速率可編程為18MHz、36MHz、49MHz、74MHz。
 、 內存管理單元(MMU)與ARM710核兼容,并增加了對Windows CE的支持。該內存管理單元提供了地址轉換和一個有64個項的轉換旁路緩沖器。
 、 提供了8KB的單一的指令和數據高速緩沖存儲器以及一個四路相聯高速緩沖存儲器控制器。
 、 寫緩沖器。
 。2)38400字節的片上SRAM,可以在LCD控制器和通用應用之間共享。
 。3)內存可以和高達6個獨立的擴展段接口,每個擴展段有256MB,且等待狀態可編程。
 。4)27位的通用I/O,可以多路復用,以在需要時提供額外的功能。
 。5)數字音頻接口(DAI)可以直接與CD音質的DAC和編解碼器相連。
 。6)中斷控制器。
 。7)先進的系統狀態控制及電源管理。
 。8)2個16550A兼容的全雙工UART,含16字節的發送及接收FIFO。
 。9)SIR協議紅外線數據編解碼器,速率最高達115.2kbps。
 。10)LCD控制器,16級灰度,可編程為1、2或4位每像素。
 。11)片上的啟動ROM,已固化了用于串行加載的啟動代碼。
 。12)2個16位的通用定時計數器。
 。13)1個32位的實時時鐘(RTC)和比較器。
 。14)2個同步串行接口,用于諸如ADC等Microwire或SPI外圍器件。一個接口支持主模式和從模式,另一個僅支持主模式。
 。15)完全的JTAG邊界掃描和嵌入式ICE支持。
 。16)2個可編程的脈沖寬度調制接口。
 。17)1個用于和1或2個Cirrus Logic CL-PS6700 PC卡控制器器件相連的接口,可支持2個PC卡插槽。
 。18)振蕩器和鎖相環,用于由外部的3.6864 MHz的晶振產生內核所需要的18.432MHz、36.864 MHz、 49.152MHz或73.728MHz的時鐘。此外還有一個外部時鐘輸入端(在13MHz模式下使用)。
 。19)一個低功耗的32.768kHz的振蕩器,用于產生實時時鐘所需要的1Hz時鐘。
  所有的外部存儲器和外圍器件都應連接到32位的數據總線D[0:31]上,并應使用28位的地址總線A[0:27]和其它控制信號。
  二、基本工作原理
  EP7209的核心邏輯功能是建立在一個ARM720T嵌入式處理器之上的。對EP7209的設計,以低功耗為目的進行了優化,并使用完全靜態的 0.25μm的CMOS制造工藝。低功耗的思想同樣體現在狀態設計、時鐘使用的方式上。下面將有選擇地介紹EP7209的工作原理。
  1.CPU內核
  ARM720T由一個ARM7TDMI 32位RISC處理器、一個單一的高速緩沖和一個存儲器管理單元(MMU)所構成。8KB的高速緩沖有一個四個項的相聯寄存器,并被組織成512線四字(4×512×4字節)。高速緩沖直接與ATM7TDMI相連,因而高速緩沖來自CPU的虛擬地址。當所需的虛擬地址不在高速緩沖中時,由MMU將虛擬地址轉換為物理地址。一個64個項的轉換旁路緩沖器(TLB)被用來加速地址轉換過程,并減少頁表讀取所需的總線傳送。僅通過轉換高速緩沖中未存儲的地址,MMU就能夠節約功率。
  2.狀態控制
  EP7209支持如下的電源管理狀態:操作、空閑和后備(節能),如圖2所示。正常的程序執行狀態為操作狀態。這是一個完全性能狀態,時鐘和外圍器件都被使能。除了CPU時鐘被暫停外,空閑狀態與操作狀態是一樣的。一個中斷或喚醒將使空閑狀態返回到操作狀態。后備狀態下功耗最小,選擇此模式會關閉主振蕩器,只對實時時鐘和相關邏輯提供電源。當EP7209處于后備狀態時,為保證系統能夠正常喚醒,所有電源和地引腳仍然與電源和地相連是非常重要的。后備狀態唯一能夠變遷到的狀態是操作狀態。
  基于ARM核的音頻解碼器單芯片系統2
  3.復 位
  EP7209有三個異步復位信號:nPOR、nPWRFL和nURESET。如它們中的任一個有效,系統復位將由內部產生。除了RTC數據和匹配寄存器外,所有的EP7209內部寄存器都將被復位。為了使系統時間在用戶復位或電源失敗的狀況下得以保持,RTC數據和匹配寄存器僅由nPOR引起的復位所清除。
  任何復位都將復位CPU,并在EP7209返回操作狀態時使CPU從復位矢量處開始執行程序。
  4. 時 鐘
  EP7209有兩個時鐘模式:外部時鐘輸入和片上PLL。時鐘源的選取是由端口E的第2腳(PE[2])的一個陷阱選項來實現的。如果PE[2]在nPOR的上升沿處為高(例如上電時),外部時鐘模式被選取;如果PE[2]為低,那么,片上PLL模式被選取。上電以后,PE[2]可用作通用輸入輸出端口。
  EP7209器件有幾個獨立的邏輯部分,每一個都有自己的時鐘頻率要求。當EP7209處于外部時鐘模式時,外圍器件的真實頻率將不同于PLL模式時的頻率。
  5. 中斷處理
  在程序的執行期間,當一個不可預測事件 (如中斷或存儲器錯誤) 發生時,通常要產生一個例外。當這些例外在同一時間發生時,將由固定優先權服務體系決定其被處理的次序。表1顯示了所有例外的優先權次序。
  基于ARM核的音頻解碼器單芯片系統3
  EP7209中斷控制器有兩個中斷類型:中斷請求(IRQ)和快速中斷請求(FIQ)。中斷控制器有能力控制來自22個不同的FIQ和IRQ中斷源的中斷。這22個之中,有17個被映射為IRQ輸入,而另5個源被映射為FIQ輸入。FIQ較IRQ有較高的優先級。如果來自于同一個組(IRQ或FIQ)的兩個中斷被接收到的話,其服務次序必須由軟件來解決。所有中斷均為電平敏感,也就是說,它們必須與下列的次序一致。
 。1)中斷器件(內部或者外部)產生適當的中斷。
 。2)如果中斷屏蔽寄存器中適當的位已被設置,那么一個FIQ或IRQ將由中斷控制器產生。
 。3)如中斷被使能的話,處理器將跳轉到適當的地址。
 。4)中斷調度軟件讀中斷狀態寄存器,以確定中斷源并調用相應的中斷服務例程。
 。5)中斷服務例程中的軟件將清除中斷源,這是通過對申請中斷的器件采取一些由該器件特定的行動來實施的(如,讀UART RX寄存器)。
  然后,中斷服務例程可以重新使能中斷。任何其它未處理的中斷都將以相同的方法被服務;蛘,它可以返回到中斷調度軟件。此軟件能檢查任何其它的未處理中斷并能相應地調度它們。"End of Interrupt"類型的中斷將被鎖存。所有其它的中斷源(如外部中斷源)必須保持有效,直到相應的服務例程開始執行為止。
  6. EP7209的啟動方式
  片上啟動ROM的128字節中包含有一個指令序列。此指令序列能夠初始化器件,然后配置UART1以接收2048字節的串行數據。這些數據接收后將置于片上的SRAM中。一旦下載傳送完成,執行將跳轉到片上SRAM的起始處。這將允許諸如在產品的制造過程中將代碼下載并編程到系統Flash中這樣的操作。
  是否從片上啟動ROM啟動系統是由nMEDCHG引腳在電源復位期間的狀態決定的。如果nPOR有效時,nMEDCHG為高,那么,EP7209將從連接到CS[0]的外部存儲器器件啟動(正常啟動模式);如果nMEDCHG為低,那么,啟動將從片上ROM處開始。注意:在兩種情形下,上電復位結束后,EP7209將處于后備態,而且為了真正地開始執行啟動序列,需要在WAKEUP引腳上有一個由低到高的跳變。
  片上ROM啟動的結果是對所有片選的解碼都翻轉了?刂茊舆x項的信號由nPOR鎖存,這意味著地址和總線寬度的重新映射將繼續應用,直到nPOR的再一次有效為止。從ROM啟動后,啟動ROM的內容可從地址0x0000000處讀回來;而在正常操作狀態下,啟動ROM的內容可從地址范圍0x70000000中讀回。
  7. 存儲器和I/O擴展接口
  EP7209能夠解碼6個分立的線性存儲器或擴展段。其中的兩個可為PC Card卡預留,每一個接口連接到一個獨立的單個CL-PS6700器件。每一個段的大小為256MB。兩個附加段(除了這6個段以外的)被用于片上SRAM和片上ROM。片上ROM空間被完全解碼,SRAM空間也被完全解碼到編程在LCDCON寄存器中的視頻幀緩沖器的最大容量中(128KB)。超出此地址范圍的SRAM空間不被完全解碼(即超出128KB范圍的任何存取將繞回到128KB范圍內)。6個段中的任一個可配置成與傳統SRAM接口一致的接口相連接,而且能單獨地被編程為8、16或32位寬,支持頁模式存取,并且在執行非連續存取時可插入1~8個等待狀態,執行觸發模式存取時可插入0~3個等待狀態。零等待狀態連續存取特性被設計成支持觸發模式的ROM。對使用nMWE引腳的可寫存儲器件,不允許零等待狀態連續存取,至少應插入一個等待狀態(等待狀態數應編程到適當的MEMCFG寄存器的連續域中)?偩周期也可以通過使用EXPRDY輸入信號來進行擴展。
  8. 大端配置與小端配置
  EP7209對內部寄存器使用小端(little endian)配置。然而,連結器件到用大端(big endian)配置的外部存儲器系統上是可能的。ARM720T控制寄存器中的大端/小端位設置了EP7209在處理存儲器中的字時是按大端格式還是小端格式進行。存儲器被認為是從0開始向前編號的字節的線性組合。字節0~3容納第1個被存儲的字,字節4~7容納第2個字,等等。在小端規劃中,字中編號最低的字節認為是字的最低位字節,而編號最高的字節被認為是字的最高位字節。存儲系統的Byte0在這個規劃中應當連到數據線7到0(D[7:0])。在大端規劃中,字的最高位字節被存儲于編號最低的字節中,而最低字節存儲于編號最高的字節中。因此,存儲器系統的Byte0應當連到數據線31到24(D[31:24])。裝載和存儲指令是被大小端配置影響的唯一指令。
  9. 支持片上幀緩沖器的LCD控制器
  LCD控制器提供了所有需要的控制信號以便直接與一個單面板復合LCD接口。面板的大小是可編程的,可以是以16像素為增量,從32到1024像素的任何寬度(線長度)?偟囊曨l幀緩沖大小可編程為高達128KB。這等同于理論上最大的面板大小1024×256像素(每像素4個位 )。視頻幀緩沖器可定位于任何一個片選所控制的存儲器中。在任何一個片選所控制的存儲器中,它的起始地址固定于地址0X00000000。LCD視頻幀緩沖器的起始地址定義在寄存器FBADDR[3:0]中,這些位將成為外部地址總線的最重要nibble(半字節)。缺省起始地址為0XC0000000(FBADDR=0XC)。一個使用片上SRAM(OCSR)建立的系統將把片上SRAM用于LCD視頻幀緩沖以及用于各種數據的存儲。LCD視頻幀緩沖器起始地址在這個系統中應當設置為0X6。
  三、內存映射
  地址空間的低2GB分配給了存儲器。在EP7209中,恰好在2GB下的8KB的空間是為內部寄存器所準備的且不可存取,EP7209的MMU應被編程為在訪問這一區域時產生一個中斷例外。
  通過從十六進制地址8000.0000到8000.3FFF的一組內部存儲器位置來尋址內部外圍部件。這些內存位置在EP7209中被認為是內部寄存器。從0x8000.0000到0x8000.1FFF含有與CL-PS7111兼容的寄存器,包含了這些寄存器是為了向下兼容并稱它們為舊的內部寄存器。
  表2顯示了ARM720T處理器的4GB地址空間范圍在EP7209中是如何被映射的(當從片上啟動ROM啟動時將有不同的內存映射),所顯示的內存映射假定兩個CL-PS6700卡控制器連結上了。如果此功能不需要的話,那么nCS[4]和nCS[5]存儲器空間是可用的。外部啟動ROM沒有被完全解碼(即:啟動代碼在0x7000.0000到0x8000.0000的256MB字節空間內將重復)。SRAM可被完全解碼至最大的大小,即128KB,對超出此范圍的任何位置的存取將繞回到這個范圍內。
  基于ARM核的音頻解碼器單芯片系統4
  四、基于EP7209的最大系統
  基于EP7209的最大配置系統如圖3所示。此系統假定ROM為16位寬的器件。鍵盤可以連接到比圖3所示更多的通用輸入輸出端口位,以支持多于64個鍵;然而,這些額外引腳將不能引線到WAKEUP引腳。
  基于ARM核的音頻解碼器單芯片系統5
  需要注意的是,三個串行接口(DAI、CODEC和SSI2)的輸入/輸出是多路復用同一組外部接口引腳的。因此,在任一時刻,系統只能使用這三個外圍器件接口中的一個。
65岁女一个月能几次
<acronym id="aweuq"><center id="aweuq"></center></acronym>
<sup id="aweuq"><center id="aweuq"></center></sup>
<acronym id="aweuq"><center id="aweuq"></center></acronym>